テクニカル・リソース
ホワイト・ペーパー:
- バーンイン戦略の再評価、
James Forster, PhD, WELLS-CTI, Advanced Packaging, March 2009
プレゼンテーションおよび記事:
- BiTS 2008: ソケット耐久性に影響する接触抵抗下落の原因の考察, Nick Langston, Jr.
- BiTS 2008: テストソケットデザイン最適化のための、弾性膜技術を使用した限定要素解析
(Praba) K. Prabakaran, Ila Pal
- ITC 2007: 革新的テストコンタクタを使用しての、高速、高密度ICパッケージのテスト諸問題の解決
Ila Pal, Aristotle Querubin
- MAPS 2007: テストアプリケーションにおける信号特性に対するパッケージ ピンマップの効用
Hongjun Yao (presenter), James Zhou, James Forster Ph.D ペーパー / 提示
- KGD Packaging and Test Workshop 2007:
ファインピッチ スプリングピンを使用したWLCSPテストソリューション
James Zhou, Sr. Technical Staff (presenter),
Hongjun Yao Ph.D, James Forster Ph.D, Nick Langston Sr.
- Integrating Thermal Management and Burn-in Operations:
サーマルマネジメントとバーンインの統合:デバイス間の放熱とパワー差の解消
(as featured in October 2007 issue of Advanced Packaging) by Chris Lopez, Manager, Thermal Solutions
- サーマル 業界の Webinar プレゼンテーション - サーマル・ソリューションのマネージャである
Chris Lopez 氏、06.20.2007
- BiTS 2007:エラストマーのインターコネクト
- BiTS 2007:Novel 分離用インターポーザを使用したソケット & 基板のインダクタンスの最小化
- BiTS 2007:小難を避けて大難に陥る:ツーリング・サプライ・チェーンの両側での取り組み
- BiTS 2006:サーマル・コントロール・ユニット (Thermal Control Unit):分析モデルと実験検証の開発による電圧入力の最適化
- ATE インタフェースの高速シミュレーションに関する Agilent での DCI のプレゼンテーション
- ギガビットのプリント基板における信号の損失
- 高性能テスト・ソケット用のコンタクタの最適化 (高度なパッケージング)
- 極めて深いサブミクロン・デバイスに関する IDDQ テストによりバーンインおよびテスト機器のコストを削減可能 (「Chip Scale Review」、2004 年 4 月)
- カスタム・ソケットとロード・ボードの統合化された設計 (「Evaluation Engineering」、2002)
- ピッチの 0.5mm の移動に伴うチップ・スケール・パッケージのバーンイン・ソケット・テクノロジ (「Future Fab International」、2000)